LCMXO2-1200HC-4TG100C Πεδίο προγραμματισμού πύλης IC 79 65536 1280 100-LQFP
Τύπος | Περιγραφή |
Κατηγορία | Συμπλέκτες (IC) |
Ενσωματωμένο | |
FPGA (Field Programmable Gate Array) | |
Δρ. | Η εταιρεία Lattice Semiconductor |
Σειρά | MachXO2 |
Συσκευή | Τραπέζι |
Αριθμός LAB/CLB | 160 |
Αριθμός λογικών στοιχείων/τμημάτων | 1280 |
Συνολικά Μπιτ RAM | 65536 |
Αριθμός εισόδων/εξόδων | 79 |
Πρόσθετη τάση | 2.375V ~ 3.465V |
Τύπος στερέωσης | Επεξεργασία επιφανείας |
Θερμοκρασία λειτουργίας | 0 °C ~ 85 °C (TJ) |
Πακέτο / Κουτί | 100-LQFP |
Πακέτο συσκευής του προμηθευτή | 100 TQFP (14x14) |
Αριθμός βασικού προϊόντος | LCMXO2-1200 |
ΧαρακτηριστικάΔελτίο ΕΚΑΧ, Δελτίο ΕΚΑΧ, Δελτίο ΕΚΑΧ
• Ευέλικτη λογική αρχιτεκτονική
• Έξι συσκευές με 256 έως 6864 LUT4 και 18 έως 334 I/O
• Συσκευές πολύ χαμηλής ισχύος
• Προηγμένη διαδικασία χαμηλής ισχύος 65 nm
• Τόσο χαμηλή όσο 22 μW ισχύς σε αναμονή
• Προγραμματιζόμενη διαφορική χαμηλής κλίσης
• Κατάσταση αναμονής και άλλες επιλογές εξοικονόμησης ενέργειας
• Ενσωματωμένη και κατανεμημένη μνήμη
• Μέχρι 240 kbits sysMEMTM Embedded Block RAM
• Μέχρι 54 kbits Διανεμημένη μνήμη RAM
• Ειδική λογική ελέγχου FIFO
• Μνήμη Flash χρήστη στο τσιπ
• Μέχρι 256 kbits Flash μνήμης χρήστη
• 100.000 κύκλοι εγγραφής
• Πρόσβαση μέσω των διεπαφών WISHBONE, SPI, I2C και JTAG
• Μπορεί να χρησιμοποιηθεί ως PROM ή ως μνήμη Flash
• Προετοιμασμένη συγχρονική είσοδος/έξοδος
• Μητρώα DDR σε κυψέλες I/O
• Ειδική λογική ταχυτήτων
• 7:1 Προετοιμασία για Ε/Ε οθόνης
• Γενικά DDR, DDRX2, DDRX4
• Ειδική μνήμη DDR/DDR2/LPDDR με υποστήριξη DQS
• Υψηλής απόδοσης, ευέλικτος αποθηκευτικός μηχανισμός I/O
• Το προγραμματιζόμενο buffer sysIOTM υποστηρίζει ένα ευρύ φάσμα διεπαφών:
∆ LVCMOS 3.3/2.5/1.8/1.5/1.2
∆ΕΔΕΠ
∆ΕΠ
∆ιακομιστής:
¢ SSTL 25/18
∆ HSTL 18
Πληροφορίες για την ενεργοποίηση του Schmitt, ύστερεση έως 0,5 V
• Υποστήριξη I/O για θερμή πρίζα
• Διαφορετική τερματισμός στο τσιπ
• Προγραμματισμένη λειτουργία άνω-κάτω
• Ευέλικτη ρολόι στο τσιπ
• Οκτώ βασικά ρολόγια
• Μέχρι δύο ρολόγια άκρων για υψηλής ταχύτητας διεπαφές I/O (μόνο πάνω και κάτω)
• Μέχρι δύο αναλογικά PLL ανά συσκευή με σύνθεση κλάσματικής n συχνότητας
∆ ευρύ φάσμα συχνοτήτων εισόδου (7 MHz έως 400 MHz)
• Μη πτητική, απεριόριστα αναδιαμορφώσιμη
• Άμεση ενεργοποίηση ∙ ενεργοποιείται σε μικροδευτερόλεπτα
• Μία λύση με ένα μόνο τσιπ
• Προγραμματισμό μέσω JTAG, SPI ή I2C
• Υποστηρίζει το προγραμματισμό υποβάθρου μη πτητικής μνήμης
• Προαιρετική διπλή εκκίνηση με εξωτερική μνήμη SPI
• Μεταμόρφωση TransFRTM
• Ενημέρωση λογικής στο πεδίο ενόσω λειτουργεί το σύστημα
• Ενισχυμένη υποστήριξη σε επίπεδο συστήματος
• Εναλλακτικές λειτουργίες: SPI, I2C, χρονόμετρος/μετρητής
• Οσκιλητής στο τσιπ με ακρίβεια 5,5%
• Μοναδικό TraceID για την παρακολούθηση του συστήματος
• Τρόπος προγραμματισμού μιας φοράς (OTP)
• Μία μονάδα τροφοδοσίας με εκτεταμένο εύρος λειτουργίας
• Σκανάρισμα ορίων του προτύπου IEEE 1149.1
• Προγραμματισμός στο σύστημα που συμμορφώνεται με το πρότυπο IEEE 1532
• Ευρύ φάσμα επιλογών πακέτων
• επιλογές πακέτων TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Επιλογές πακέτων μικρού αποτυπώματος
Τόσο μικρό όσο 2,5 mm x 2,5 mm
• Υποστηριζόμενη μετανάστευση πυκνότητας
• Προηγμένες συσκευασίες χωρίς αλογόνες
Περιβαλλοντικές και εξαγωγικές ταξινόμησηΔελτίο ΕΚΑΧ, Δελτίο ΕΚΑΧ, Δελτίο ΕΚΑΧ
ΑΤΡΙΒΟΥΤ | Περιγραφή |
Κατάσταση RoHS | Συμμόρφωση με την οδηγία ROHS3 |
Επίπεδο ευαισθησίας στην υγρασία (MSL) | 3 (168 ώρες) |
Το καθεστώς REACH | REACH Μη επηρεασμένη |
Εθνική Εθνική Εταιρεία | EAR99 |
HTSUS | 8542.39.0001 |